097890

PCT/JP 00/09139

22,12,00

日本国特許庁

PATENT OFFICE
JAPANESE GOVERNMENT
TP00/9139

REC'D 0 2 MAR 2001

WIPO PCT

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office.

出 願 年 月 日 Date of Application:

2000年 1月14日

出 願 番 号 Application Number:


特願2000-006642

出 顧 人 Applicant (s):

アンリツ株式会社

PRIORITY DOCUMENT


SUBMITTED OR TRANSMITTED IN COMPLIANCE WITH RULE 17.1(a) OR (b)



2001年 2月 9日

特許庁長官 Commissioner, Patent Office





出証番号 出証特2001-3005406



特2000-00664

【書類名】

特許願

【整理番号】

101386

【あて先】

特許庁長官殿

【発明者】

【住所又は居所】

東京都港区南麻布五丁目10番27号 アンリツ株式会

【氏名】

青木 隆

【発明者】

【住所又は居所】

東京都港区南麻布五丁目10番27号 アンリツ株式会

社内

【氏名】

内野 政治

【特許出願人】

【識別番号】

000000572

【氏名又は名称】

アンリツ株式会社

【代表者】

中川 裕雄

【代理人】

【識別番号】

100079337

【弁理士】

【氏名又は名称】 早川 誠志

【電話番号】

03-3490-4516

【手数料の表示】

【予納台帳番号】

043443

【納付金額】

21,000円

【提出物件の目録】

【物件名】

明細書 1

【物件名】

図面 1

【物件名】

要約書 1

【包括委任状番号】 9712293

【プルーフの要否】

要



【書類名】

明細書

【発明の名称】

ワンダ発生装置およびディジタル回線試験装置

【特許請求の範囲】

【請求項1】

所望のタイムデビエーション特性を満足するワンダを有するクロック信号を発 <u>生するためのロンダ発生装置であって</u>

前記クロック信号の中心周波数を決めるデータを設定するための中心周波数情報設定手段と、

前記所望のタイムデビエーション特性の特性情報を設定するための特性情報設 定手段と、

前記特性情報設定手段によって設定された特性情報に基づいて、前記所望のタイムデビエーション特性に対応する周波数変動の電力スペクトル密度分布特性を 有する揺らぎ信号列を発生する揺らぎ信号列発生部と、

前記中心周波数情報設定手段によって設定されたデータと、前記揺らぎ信号列 発生部から出力される揺らぎ信号列とを加算する加算器と、

前記加算器の出力に対応した周波数の信号を出力するダイレクトディジタルシンセサイザと、

前記ダイレクトディジタルシンセサイザの出力信号を波形整形してクロック信号を出力するクロック信号出力回路とを備えたワンダ発生装置。


【請求項2】

前記揺らぎ信号列発生部は、

擬似ランダム信号に基づいて白色雑音信号を発生する雑音発生手段と、

前記特性情報設定手段によって設定された特性情報に基づいて、前記雑音発生 手段から出力された白色雑音信号の電力スペクトル密度分布を、前記周波数変動 の電力スペクトル密度分布特性に近似させるための伝達関数のインパルス応答を 演算するインパルス応答演算手段と、

前記インパルス応答演算手段の演算結果と前記雑音発生手段から出力される雑 白色雑音信号との畳込み演算を行い、前記周波変動の電力スペクトル密度分布特 性を有する揺らぎ信号列を発生する畳込み演算手段とを備えていることを特徴と



【請求項3】

前記インパルス応答演算手段は、前記周波数変動の電力スペクトル密度分布特性と前記伝達関数との誤差分に対応する補正関数によって、インパルス応答を補正することを特徴とする請求項2記載のワンダ発生装置。

【請求項4】

前記畳込み演算手段は、前記インパルス応答の演算結果の絶対値が小さい方の 積和演算を優先的に行うことを特徴とする請求項2記載のワンダ発生装置。

【請求項5】

前記インパルス応答演算手段は、前記雑音発生手段から白色雑音信号が出力される毎に前記インパルス応答の演算を毎回行うように構成され、

前記畳込み演算手段は、前記インパルス応答演算手段によって毎回算出される 演算結果を用いて畳込み演算を行うことを特徴とする請求項2記載のワンダ発生 装置。

【請求項6】

前記揺らぎ信号列発生部は、

擬似ランダム信号に基づいて白色雑音信号を発生する雑音発生手段と、

前記雑音発生手段から出力された雑音信号を、前記周波数変動の電力スペクトル密度分布特性の周波数範囲を分割する複数の帯域にそれぞれ応じた信号経路に振り分け、前記各帯域に対応したレートで出力するデータ振分手段と、

一前記データ振分手段によって振り分けられた各レート毎の雑音信号に対して、 前記周波数変動の電力スペクトル密度分布特性の周波数範囲を複数に分割する前 記各帯域毎のスペクトルの大きさ応じた重み付けを行う重み付け手段と、

前記重み付け手段によって重み付けされた各レートの雑音信号を合成して、前 記周波数変動の電力スペクトル密度分布特性を有する揺らぎ信号列を発生する合 成手段とを備えていることを特徴とする請求項1記載のワンダ発生装置。

【請求項7】

前記雑音発生手段は、

それぞれ異なる初期位相でM系列の擬似ランダム符号を発生する複数(m)組

2

の擬似ランダム信号発生手段を有し、

前記各擬似ランダム信号発生手段の所定段の出力をまとめてmビット並列の白色雑音信号として出力するように構成されていることを特徴とする請求項2または請求項6記載の記載のワンダ発生装置。

【請求項8】

<u>規定のタイムデビエーション特性を満足するワンダを有するクロック信号を発</u>生するためのワンダ発生装置と、

前記ワンダ発生装置から出力されたクロック信号に同期したディジタル信号を 試験対象のディジタル回線に送出する送信部と、

前記試験対象のディジタル回線から折り返されたディジタル信号を受信すると ともに、該受信したディジタル信号のクロック信号を再生する受信部と、

前記受信部が受信したディジタル信号の誤り測定を行う誤り測定部と、

前記受信部によって再生されたクロック信号のタイムデビエーション特性を測 定するタイムデビエーション測定部と、

表示装置と、

前記誤り測定部の測定結果を前記表示装置に表示するとともに、前記タイムデビエーション測定部で測定されたタイムデビエーション特性を前記規定のタイムデビエーション特性と対比できるように前記表示装置に表示する表示制御手段とを備えたディジタル回線試験装置。

【請求項9】

前記ワンダー発生装置が、前記請求項1または請求項2または請求項3または 請求項4または請求項5または請求項6または請求項7記載のワンダ発生装置で あることを特徴とする請求8記載のディジタル回線試験装置。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】

本発明は、ワンダのあるクロック信号を発生するワンダ発生装置およびこれを 用いた回線試験装置に関する。

[0002]

【従来の技術】

ディジタル回線に伝送されるディジタル信号は、伝送路上の雑音等の影響を受けて位相が揺らぐ。

[0003]

この位相の揺らぎのうち、一般にその揺らぎの周波数が10Hzより高い成分 <u>をジッタ、10Hzより低い成分をワンダと呼んでおり、このような位相揺らぎ</u>が大きくなると、回線がそのディジタル信号を正しく伝達できなくなり、符号の 誤りが大きくなる。

[0004]

したがって、ディジタル回線の評価を行う場合、ジッタやワンダについての測 定が必要となる。

[0005]

ワンダに関する一つの評価方法として、タイムデビエーション(以下TDEV と記す)がある。

[0006]

TDEVの測定は、ワンダのあるディジタル信号のクロック信号成分と、基準のクロック信号との位相差TIE(Time Interval Error)を、その初期位相差に対する変化量として順次求め、このTIEデータをもとにして、次式の演算を行う。

[0007]

TDEV $(\tau) = \{ (1/6 - n^2) - (1/m) - (1/m) \}$

[0008]

ただし、m=N-3n+1、 χ_{i} はTIEサンプルデータ、Nは全サンプル数、 τ は積分時間($Integration Time)(<math>\tau=n\cdot\tau_{0}$)、nはサンプリング数(n=1, 2, …, N/3)、 τ_{0} はサンプリング周期、記号 j=1 Σ^{m} はj=1~mまでの総和、記号 i=j Σ^{n+j-1} はi=j~n+j-1までの総和を示す。



[0010]

このTDEVを用いてディジタル回線を評価する場合、位相揺らぎのないディジタル信号を試験対象の回線の一端に入力して他端側でTDEVの測定を行う方法や、ワンダを有するクロック信号に同期したディジタル信号を試験対象の回線に入力するとともにそのワンダの大きさや周波数を変えながら、他端側でディジタル信号の誤り率を測定し、ワンダの大きさや周波数に対する回線の耐力を調べる方法等があった。

[0011]

後者のようにワンダのあるディジタル信号を用いて試験対象の回線の評価を行うために、10Hz以下の位相揺らぎをもつクロック信号を発生するワンダ発生装置が用いられる。

[0012]

図31は従来のワンダ発生装置10の構成を示すもので、変調信号発生器11から出力される10Hzより低い位相変調用の変調信号と、基準電圧発生器12から出力される基準電圧とを加算器13によって加算し、その加算器13の出力をVCO(電圧制御発振器)14に入力して、基準電圧に対応した中心周波数をもち、変調信号によって位相変調されたクロック信号CKを発生している。

[0013]

このワンダ発生装置10では、変調信号発生器11から出力される変調信号の 周波数や振幅を可変することによって、クロック信号CKのワンダの周波数や大 きさを可変することができる。

[0014]

【発明が解決しようとする課題】

ところで、近年では、TDEVマスク(Mask)と呼ばれANSI等によって規定されたTDEV特性を満足するワンダを有するディジタル信号を用いてディジタル回線の評価を行う方法が提案されている。

[0015]

このTDEVマスクには、図32の(a)のように、ある積分時間 τ 1 までは一定で、積分時間 τ 1 を超える範囲では τ 1 / 2 に比例して増加する特性M1(ANSI T1.101-1994のSection 7.22や、105-03-1994のSection D.2.2.1等)や、図32の(b)のように、ある積分時間 τ 1 までは一定で、積分時間 τ 1 から τ 2 までの範囲では τ 1 に比例して増加し、積分時間 τ 2 を超える範囲では、 τ 1 / 2 に比例して増加する特性M2(ANSI T1.101-1994のSection 7.3.2や、105-03-1994のSection D.2.1、同Section D.2.2.2)等がある。

[0016]

しかしながら、前記したように単信号の位相変調しかできない従来のワンダ発生装置10では、上記のように積分時間範囲毎に変化するようなTDEV特性を満足するクロック信号を発生させることは困難であり、このため、任意のTDEVマスク特性を満足するクロック信号を発生できるワンダ発生装置の実現が望まれていた。

[0017]

本発明は、この課題を解決し、任意のTDEVマスクを満足するクロック信号を容易に且つ精度良く発生させることができるワンダ発生装置およびこのワンダ発生装置を含むディジタル回線試験装置を提供することを目的としている。


[0018]

【課題を解決するための手段】

前記目的を達成するために、本発明の請求項1のワンダ発生装置は、

所望のタイムデビエーション特性を満足するワンダを有するクロック信号を発 生するためのワンダ発生装置であって、

前記クロック信号の中心周波数を決めるデータを設定するための中心周波数情



前記所望のタイムデビエーション特性の特性情報を設定するための特性情報設 定手段と、

前記特性情報設定手段によって設定された特性情報に基づいて、前記所望のタイムデビエーション特性に対応する周波数変動の電力スペクトル密度分布特性を <u>有する揺らぎ信号列を発生する揺らぎ信号列発生部と</u>

前記中心周波数情報設定手段によって設定されたデータと、前記揺らぎ信号列 発生部から出力される揺らぎ信号列とを加算する加算器と、

前記加算器の出力に対応した周波数の信号を出力するダイレクトディジタルシンセサイザと、

前記ダイレクトディジタルシンセサイザの出力信号を波形整形してクロック信号を出力するクロック信号出力回路とを備えている。

[0019]

また、本発明の請求項2のワンダ発生装置は、請求項1のワンダ発生装置において、

前記揺らぎ信号列発生部は、

擬似ランダム信号に基づいて白色雑音信号を発生する雑音発生手段と、

前記特性情報設定手段によって設定された特性情報に基づいて、前記雑音発生 手段から出力された白色雑音信号の電力スペクトル密度分布を、前記周波数変動 の電力スペクトル密度分布特性に近似させるための伝達関数のインパルス応答を 演算するインパルス応答演算手段と、

前記インパルス応答演算手段の演算結果と前記雑音発生手段から出力される雑白色雑音信号との畳込み演算を行い、前記周波変動の電力スペクトル密度分布特性を有する揺らぎ信号列を発生する畳込み演算手段とを備えていることを特徴としている。

[0020]

また、本発明の請求項3のワンダ発生装置は、請求項2のワンダ発生装置において、

前記インパルス応答演算手段は、前記周波数変動の電力スペクトル密度分布特

性と前記伝達関数との誤差分に対応する補正関数によって、インパルス応答を補 正することを特徴としている。

[0021]

また、本発明の請求項4のワンダ発生装置は、請求項2のワンダ発生装置において、

前記畳込み演算手段は、前記インパルス応答の演算結果の絶対値が小さい方の 積和演算を優先的に行うことを特徴としている。

[0022]

また、本発明の請求項5のワンダ発生装置は、請求項2のワンダ発生装置において、

前記インパルス応答演算手段は、前記雑音発生手段から白色雑音信号が出力される毎に前記インパルス応答の演算を毎回行うように構成され、

前記畳込み演算手段は、前記インパルス応答演算手段によって毎回算出される 演算結果を用いて畳込み演算を行うことを特徴としている。

[0023]

また、本発明の請求項6のワンダ発生装置は、請求項1のワンダ発生装置において、

前記揺らぎ信号列発生部は、


擬似ランダム信号に基づいて白色雑音信号を発生する雑音発生手段と、

前記雑音発生手段から出力された雑音信号を、前記周波数変動の電力スペクトル密度分布特性の周波数範囲を分割する複数の帯域にそれぞれ応じた信号経路に振り分け、前記各帯域に対応したレートで出力するデータ振分手段と、

前記データ振分手段によって振り分けられた各レート毎の雑音信号に対して、 前記周波数変動の電力スペクトル密度分布特性の周波数範囲を複数に分割する前 記各帯域毎のスペクトルの大きさ応じた重み付けを行う重み付け手段と、

前記重み付け手段によって重み付けされた各レートの雑音信号を合成して、前 記周波数変動の電力スペクトル密度分布特性を有する揺らぎ信号列を発生する合 成手段とを備えていることを特徴としている。

[0024]



前記雑音発生手段は、

それぞれ異なる初期位相でM系列の擬似ランダム符号を発生する複数 (m) 組の擬似ランダム信号発生手段を有し、

<u>前記各擬似ランダム信号発生手段の所定段の出力をまとめてmビット並列の白</u> 色雑音信号として出力するように構成されていることを特徴としている。

[0025]

また、本発明の請求項8のディジタル回線試験装置は、

規定のタイムデビエーション特性を満足するワンダを有するクロック信号を発 生するためのワンダ発生装置と、

前記ワンダ発生装置から出力されたクロック信号に同期したディジタル信号を 試験対象のディジタル回線に送出する送信部と、

前記試験対象のディジタル回線から折り返されたディジタル信号を受信すると ともに、該受信したディジタル信号のクロック信号を再生する受信部と、

前記受信部が受信したディジタル信号の誤り測定を行う誤り測定部と、

前記受信部によって再生されたクロック信号のタイムデビエーション特性を測 定するタイムデビエーション測定部と、

表示装置と、

前記誤り測定部の測定結果を前記表示装置に表示するとともに、前記タイムデ ビエーション測定部で測定されたタイムデビエーション特性を前記規定のタイム デビエーション特性と対比できるように前記表示装置に表示する表示制御手段と を備えている。

[0026]

また、本発明の請求項9のディジタル回線試験装置は、請求項8のディジタル 回線試験装置において、

前記ワンダー発生装置が、前記請求項1または請求項2または請求項3または 請求項4または請求項5または請求項6または請求項7記載のワンダ発生装置で あることを特徴としている。



【発明の実施の形態】

以下、図面に基づいて本発明の実施形態を説明する。図1は、本発明の実施形態のディジタル回線試験装置20の全体構成を示している。

[0028]

<u>このディジタル回線試験装置20は、任意のTDEVマスク特性を満足するワ</u>ンダを有するクロック信号CK1を発生するワンダ発生装置21を有している。 このワンダ発生装置21の詳細については後述し、先にディジタル回線試験装置 20の全体構成を説明する。

[0029]

ワンダ発生装置21から出力されたクロック信号CK1は送信部40に入力される。この送信部40は、ワンダ発生装置21から出力されたクロック信号CK1に同期した所定パターンのディジタル信号(例えば擬似ランダム信号)Saを、出力端子20aを介して予め折り返しモードに設定された試験対象のディジタル回線1へ送出する。

[0030]

なお、送信部40は、クロック信号CK1に同期したディジタル信号以外に他のディジタル信号を多重化してディジタル回線1へ送出する場合もある。

[0031]

受信部41は、ディジタル回線1から折り返されてきたディジタル信号Sa' を入力端子2-0-bを介して受信し、この受信したディジタル信号-S-a'からクロック信号CK1'を再生する。

[0032]

誤り測定部42は、受信部41が受信したディジタル信号Sa'の誤り測定を 行うビット単位で行う。

[0033]

また、TDEV測定部43は、受信部41によって再生されたクロック信号C K1'のタイムデビエーションを測定する。

[0034]

このTDE V測定部43は、図2に示すように、TIE検出部44とTDE V 演算部45によって構成されており、TIE検出部44は、受信したクロック信号CK1'と基準クロック発生器44aから出力される基準クロック信号CK2 とを位相比較器44bに入力して両者の位相差を検出し、この位相比較44bの 出力から10Hz以下のワンダ成分を低域通過フィルタ(LPF)44cによって抽出し、このワンダ成分信号をA/D変換器44dによって所定のサンプリン

グ周期(例えば12.5mS)でサンプリングしてディジタル値に変換し、これをTIEデータとしてTDEV演算部45に出力する。

[0035]

TDEV演算部45は、TIE検出部44から出力されるTIEデータについて前記したTDEVの演算を行う。

[0036]

表示制御手段46は、誤り測定部42の測定結果Eを表示装置47に表示する とともに、TDEV測定部43の測定結果を、前記したワンダ発生装置21の規 定のTDEV特性と対比できるように表示装置47に表示する。

[0037]

このように構成されているので、このディジタル回線試験装置 2 0 は、試験対象のディジタル回線 1 のワンダについの評価を容易に且つ効率的に行うことができる。

[0038]

また、このディジタル回線試験装置 2-0 は、その出力端子 2-0-a と入力端子 2-0 b とを直結すれば、ワンダ発生装置 2 1 が発生するクロック信号 C K 1 の T D E V 特性を測定することができ、表示制御手段 4 7 はこの測定結果を規定の T D E V マスクと対比できるように表示装置 4 7 に表示することもできる。

[0039]

次に、ワンダ発生装置21の構成について説明するが、この構成の説明の前に 、本発明のワンダ発生装置21の概要を説明する。

[0040]

本発明はTDEV特性に対応する周波数変動の電力スペクトル密度分布特性に

基づいて、このTDEV特性のワンダを有するクロック信号を発生している。

[0041]

即ち、ワンダのTDEV(τ)(n s)の特性と、そのワンダの時間変動の電力スペクトル密度分布S x (f) (n s 2 /H z)との間には、次の関係が成立することが知られている。

[0042]

 $Sx(f) = (0.75/f) [TDEV(0.3/f)]^{2}$ [0043]

例えば、前記図32の(b)に示したTDEVマスクM2のような特性では、積分時間が τ 1まではTDEV(τ)が一定であるから、図3のように、周波数が0.3/ τ 1=f2を超える範囲の電力スペクトル密度分布Sx(f)は1/fに比例して減少し、積分時間が τ 1から τ 2までの範囲ではTDEV(τ)が τ に比例(1/fに比例)して増加するので、周波数が0.3/ τ 1~0.3/ τ 2(=f1)の範囲のS(f)は(1/f)・(1/f) 2 =1/f 3 に比例して減少し、積分時間が τ 2を超える範囲では、TDEV(τ)が τ 1/ 2 に比例(1/f 1 / 2 に比例)して増加する特性では周波数がf1より低い範囲ではS(f)は(1/f)・(1/f)=1/f 2 に比例して減少する。

[0044]

一方、時間変動の電力スペクトル密度分布特性 Sx(f)と周波数変動の電力 スペクトル密度分布特性 Sy(f)との間には、

$$-S.y.(f) = \omega^2 \cdot S.x.(f) = (2\pi f)^2 \cdot S.x.(f)$$


の関係があることが知られている。

[0045]

つまり、前記した時間変動の電力スペクトル密度分布特性Sx(f)は、図4に示すように、周波数 f 1までは一定で、周波数 f 1~f 2の範囲では-3 d B / o c t で減少し、周波数 f 2を超える範囲では3 d B / o c t で増加する周波数変動の電力スペクトル密度分布特性Sy(f)に対応している。

[0046]

そこで、このワンダ発生装置21では、周波数について一様分布する白色雑音



[0047]

また、このフィルタリング処理をディジタルの白色雑音信号列に対して行うために、図4の特性Sy(f)に近似する伝達関数のインパルス応答を求め、このインパルス応答の演算によって得られたタップ係数と白色雑音信号列との畳込み演算を行っている。

[0048]

次に、ワンダ発生装置21の具体的な構成について説明する。このワンダ発生装置21は、図5に示すように、中心周波数設定手段22、特性情報設定手段23、揺らぎ信号列発生部24、加算器29、DDS(ダイレクトディジタルシンセサイザ)30、クロック信号出力回路31によって構成されている。

[0049]

中心周波数設定手段22は、出力するクロック信号CK1の中心周波数(例えば2MHz)、即ち、DDS30の出力信号の中心周波数を決めるデータ Y_0 を設定するためのものである。

[0050]


特性情報設定手段23は、出力したい所望のTDEVマスク特性に対応する電力スペクトル密度分布特性Sy(f)の形状や折れ曲がり点の周波数情報等の特性情報を設定するためのものである。

[0051]

揺らぎ信号列発生部24は、特性情報設定手段23によって設定された特性情報に基づいて、白色雑音に対するフィルタリング処理を行い、所望のTDEVマスク特性に対応する周波数変動の電力スペクトル密度分布特性Sy(f)を満足する揺らぎ信号列y(k)を発生する。

[0052]

加算器29は、中心周波数設定手段22によって設定されたデータY₀と揺らぎ信号発生部24から出力される揺らぎ信号列y(k)とを加算し、その加算結



[0053]

DDS30は、加算器30aと、加算器30aの出力をクロック信号CK3に同期してラッチするラッチ回路30bと、正弦波データが連続したアドレス領域に予め記憶されラッチ回路30bの出力で指定されたアドレスのデータを読み出す波形メモリ30cと、波形メモリ30cから読み出されたデータをアナログ信号に変換するD/A変換器30dとからなり、加算器29から出力される値に対応した周波数の階段波状の信号を出力する。

[0054]

このDDS30のクロック信号CK3は、クロック信号CK1に比べてはるかに高速(例えば50MHz程度)であり、ここでは、加算器29から出力される値u(k)に等しい周波数の信号を出力できるように、波形メモリ30aのアドレス数、クロック信号CK3の周波数が予め設定されているものとする。

[0055]

DDS30の出力信号はクロック信号出力回路31に入力される。クロック信号出力回路31は、DDS30の出力信号を波形整形してクロック信号CK1を出力するために、DDS30から出力される階段波状の信号をデータY₀に対応する帯域通過フィルタ(BPF)31aによって正弦波に変換してコンパレータ31bに入力する。コンパレータ31bは、低域通過フィルタ31aから出力される正弦波信号としきい値Vrとを比較し、正弦波信号がしきい値Vrより小のときローレベル、正弦波信号がしきい値Vr以上のときハイレベルとなる2値化されたクロック信号CK1を出力する。

[0056]

一方、揺らぎ信号列発生部24は、白色雑音信号n(k)を発生する雑音発生手段25と、特性情報設定手段23によって設定された特性情報とに基づいて、前記電力スペクトル密度分布特性Sy(f)に近似する伝達関数のインパルス応答の時間毎のタップ係数を演算するインパルス応答演算手段26と、このインパルス応答演算手段26によって算出された各時間毎のタップ係数を記憶するメモリ27と、雑音発生手段25から出力される白色雑音信号n(k)とメモリ27

に記憶された各時間毎のタップ係数とによる畳込み演算を行い、前記相対電力スペクトル密度分布特性 S'を満足する揺らぎ信号列y(k)を発生する畳込み演算手段 28とを備えている。

[0057]

この雑音発生手段25は、M系列の擬似ランダム信号に基づいて白色雑音信号n(k)を生成するものであり、その構成例を図6、図7に示す

[0058]

図6の雑音発生手段25は、1組の擬似ランダム信号発生回路からなり、複数 P段直列のシフトレジスタ25aと、シフトレジスタ25の所定段(Pによって 決まる)の出力同士の排他的論理和をとるEXOR回路25bとからなり、シフトレジスタ25aに全ビットOでない初期値をセットして、クロック信号CK4 を受ける毎に各段の1ビットデータをシフトさせるように構成されており、P段 のうちの任意のm段(例えば8段)の出力をmビット並列の白色雑音信号n(k) として順次出力する。

[0059]

また、図7の雑音発生手段25は、より理想の白色雑音に近似した白色雑音信号を生成するために、前記したシフトレジスタ25aとEXOR回路25bからなる擬似ランダム信号発生回路をm組設け、初期値設定手段25cによってシフトレジスタ25a₁~25a_mにそれぞれ異なる初期値(全ビットのでない)をセットして、クロック信号CK4を受ける毎に各シフトレジスタ25a₁~25a_mがそれぞれ各段の1ビットデータをシフトさせるように構成され、各シフトレジスタ25a₁~25a_mの一つ段の出力をまとめてmビット並列の白色雑音信号n(k)として順次出力する。

[0060]

なお、各シフトレジスタ $25a_1\sim25a_m$ に設定される初期値は、互いに十分離れているものとする。例えば、P段のシフトレジスタ $25a_1\sim25a_m$ をもつ擬似ランダム信号発生回路の場合、最大で 2^P-1 通りの符号が得られるので、1組目のシフトレジスタ $25a_1$ には例えば全ビット1を初期値として設定し、2組目のシフトレジスタ $25a_2$ には、全ビット1の状態から約(2^P-1

)/m回だけ進んだ値を初期値として設定し、3組目のシフトレジスタ $25a_3$ には、全ビット1の状態から約2(2^P-1)/m回だけ進んだ値を初期値として設定するというようにすれば、各シフトレジスタ $25a_1\sim25a_m$ の初期値は、ほぼ(2^P-1)/m以上の差を持つことになり、Pが加に対して十分大きければ、各シフトレジスタ $25a_1\sim25a_m$ の出力は無相関なものとなり、 $25a_m$ の出力は無相関なものとなり、これらを1ビットずつまとめてmビット並列にした自色雑音信号10 は理想の白色雑音にきわめて近いものとなる。

[0061]

インパルス応答演算手段26は、特性情報設定手段23によって設定された特性情報に基づいて、電力スペクトル密度分布特性Sy(f)に近似する伝達関数のインパルス応答の時間毎のタップ係数h(t)を演算する。

[0062]

例えば、図4の特性Sy(f)のように、周波数f1までは一定で、周波数f1~f2の範囲では-3dB/octで減少し、周波数f2を超える範囲では3dB/octで増加する特性の伝達関数は、次の伝達関数H(f)で近似されることが知られている。

[0063]

 $H(f) = (1+jf/f2)/[1+Abs(f/f1)]^{1/2}$ ただし、Abs(f/f1)はf/f1の絶対値を示す。

[0064]

そして、この伝達関数H-(f)のインパルス応答h-(t)は、

h (t) = $_{-\infty}$ \int^{∞} H (f) e $^{j2\pi}$ f t d f と表される。

[0065]

インパルス応答演算手段 2 6 は、前記図 4 のような特性の特徴と、その折れ曲がり部分の周波数 (f 1、f 2等)とが特性情報として設定されると、上記インパルス応答 h (t)をその設定値に基づいて演算する。

[0066]

図8は、前記伝達関数H(f)のインパルス応答h(t)の演算結果を示すも

のであり、t<0の範囲ではインパルス応答h(t)は正で且つtの絶対値が大きい程0に近くなり、tの絶対値が0に近くなると急激に大きくなる。また、t>0の範囲ではインパルス応答h(t)はtの絶対値が大きいほど正で0に近づき、tの絶対値が0に近くなると負になって急激に小さくなる。

[0067]

 $-(N-1) T/2 \le t \le (N-1) T/2$

の時間範囲でN個(Nを偶数とする)求めている。

[0068]

なお、この時間範囲は、この時間範囲内で正、この時間範囲外では0となる窓 関数g(t)をインパルス応答h(t)に積算することによって制限している。

[0069]

このインパルス応答演算手段 2.6 によって算出された各時間毎のタップ係数 h ($t_0 + k$ T) はメモリ 2.7 に記憶される。

[0070]

畳込み演算手段28は、雑音発生手段25から出力される白色雑音信号n(k)とメモリ27に記憶された各時間毎のタップ係数h(t₀+rT)とによる次式の畳込み演算を行い、前記電力スペクトル密度分布特性Sy(f)を満足する揺らぎ信号列y(k)を発生する。

[0071]

$$y (k) = \sum_{r=0}^{N-1} n (k-r) h (t_0+rT)$$

$$= n (k) h (t_0)$$

$$+ n (k-1) h (t_0+T)$$

$$+ n (k-2) h (t_0+2T)$$

$$+ n (k-3) h (t_0+3T)$$

 $+ n (k-N+1) h [t_0 + (N-1) T]$ [0072]

ただし、実際にこの演算を行う場合、その演算順序を工夫することにより、誤 差を少なくすることができる。

[0073]

即ち、タップ係数 h(t_0+rT)の絶対値は、 t_0+rT が0に近い領域で非常に大きく、0から遠い領域では非常に小さいため、上記演算を浮動小数点で単純に時刻順に行うと、 t_0+rT が0に近い範囲まで積和演算が行われたときに、その演算結果の桁数が非常に大きくなってしまい、それ以後に行われる t_0+rT がプラスで且00から遠い領域の演算結果がアンダーフローしてしまい、精度が低下する。

[0074]

これを防ぐために、タップ係数の絶対値が小さい領域(tが0から遠い領域) の積和演算を優先的に行なってその演算結果の桁を高くしてから、タップ係数の 絶対値が大きい領域(tが0に近い領域)の積和演算を行うようにする。

[0075]

この演算順序は種々考えられるが、ここではその具体例を2つ説明する。

第1の方法は、tが正の範囲の積和演算とtが負の範囲の積和演算とをそれぞれ独立に0から遠い方から順番に行い、両者を最後に加算するものである。

即ち、以下の積和演算をそれぞれ前の項から後ろの項へ順番に行う。

$$y_{-}(k) = n (k) h (t_{0})$$

+ $n (k-1) h (t_{0}+T)$
+ $n (k-2) h (t_{0}+2T)$

$$+ n (k-N/2+1) h [t_0 + (N/2-1) T]$$

 $y_+ (k) = n (k-N+1) h [t_0 + (N-1) T]$
 $+ n (k-N+2) h [t_0 + (N-2) T]$

$$+ n (k-N+3) h (t_0 + (N-3) T)$$

 $+ n (k-N/2) h (t_0 + (N/2) T)$

[0077]

そして、最後に、

$$y(k) = y(k) + y(k)$$

の演算を行う。

[0078]

第2の方法は、tが正の範囲と負の範囲の積和演算を0から遠い方から順番に 且つ交互に行うものである。

[0079]

即ち、次の演算を前の項から後ろ項へ順番に行う。


+n
$$(k-N/2+1)$$
 h $[t_0 + (N/2-1)]$
+n $(k-N/2)$ h $[t_0 + (N/2)]$

[0080]

このように、タップ係数の絶対値が小さい領域(tが0から遠い領域)の積和 演算を優先的に行なってその演算結果の桁を高くしてから、タップ係数の絶対値 が大きい領域(tが0に近い領域)の積和演算を行うことで、浮動小数点演算の アンダーフローによる精度の低下を防ぐことができる。

[0081]

また、上記畳込み演算を行う場合、メモリ27に記憶されたN個のタップ係数と、現段階の白色雑音信号n(k)とそれよりN-1個前までの白色雑音信号n



[0082]

このN-1個の白色雑音信号n(k-1)~n(k-N+1)は、予めメモリ に記憶しておいて読み出す方法と、雑音発生手段25として雑音信号を逆戻しで きるものを用いて毎回発生する方法とが考えられるが、ここでは、前者の方法に ついて説明し、後者の方法については後で説明する。

[0083]

前者のメモリを用いる方法では、雑音発生手段25または畳込み演算手段28のいずれかに、図9に示すように、mビットの雑音信号をシフトクロックCK5を受ける毎に順次後段へシフトさせるN-1段(N段でもよい)のシフトレジスタ50をメモリとして設けておく。

[0084]

そして、初期段階に予めN-1個までの雑音信号n(k-1)~n(k-N+1)を前記雑音発生手段25から発生させてこのシフトレジスタ50に記憶しておき、次に発生した雑音信号n(k)とシフトレジスタ50に記憶されている雑音信号n(k-1)~n(k-N+1)とを用いて前記畳込み演算を行ってから、シフトクロックCK5を与えてこの雑音信号n(k)をシフトレジスタ50に記憶させ、次の雑音信号n(k+1)が発生したときに、この雑音信号n(k+1)とシフトレジスタ50に記憶されている雑音信号n(k)~n(k-N+2)を用いて上記畳込み演算を行うという動作を繰り返す。

[0085]


なお、このときのシフトクロックCK5は、雑音発生手段25のクロック信号 CK4と同期させる。

[0086]

このような畳込み演算を行うことによって得られた揺らぎ信号列y (k) は、前記したように、加算器 29 に入力されて中心周波数を決めるデータ Y_0 と加算され、その加算結果u (k) がDDS 30 に入力される。

[0087]

DDS30では、加算器29から出力された加算結果u(k)を高速(クロッ



[0088]

このため、例えば図10の(a)のように揺らぎ信号列y(k)が正のときには、図10の(c)のようにクロック信号C K1 の周波数が Y $_0$ よりy(k)分高くなって、その位相が図10の(b)の基準位相に対して揺らぎ信号列y(k

)の累積分だけ進んでゆき、揺らぎ信号列y(k)が負のときには、クロック信号 CK1 の周波数が Y_0 よりy(k) 分低くなって、その位相が基準位相に対して揺らぎ信号列y(k) の負の累積分だけ遅れていく。

[0089]

つまり、クロック信号CK1は、揺らぎ信号列y(k)の積分結果に相当する位相変動を受けることになり、このクロック信号CK1の時間変動の電力スペクトル密度分布特性を前記特性Sx(f)に近似させることができ、前記TDEVマスクM2のワンダを有するクロック信号CK1を発生することができる。

[0090]

このように構成されたワンダ発生装置21から出力されたクロック信号CK1は、前記したように送信部40に入力され、このクロック信号CK1に同期したディジタル信号Saが試験対象のディジタル回線1へ送出される。

[0091]

そして、このディジタル回線1から折り返されてくるディジタル信号Sa'が受信部41で受信され、その誤り率が誤り測定部42で測定されるとともに、受信部41で再生されたクロック信号CK1'のTDEVがTDEV測定部43によって測定される。

[0092]

誤り測定部42の測定結果Eは、表示制御手段46によって表示装置47に例えば数値で表示され、TDEV測定部43の測定結果は、例えば図11の特性F 1またはF2のように、規定のTDEV特性(TDEVマスクM2)と対比できるように表示される。

[0093]

なお、図11の特性F1のようにTDEVマスクM2より低いTDEV特性が 測定された場合には、ディジタル回線1においてワンダが抑圧されていることが 判り、図11のTDEV特性F2のようにTDEVマスクM2より高いTDEV 特性が測定された場合には、ディジタル回線1においてワンダが増加しているこ とが判る。

[0094]

前記説明では、TDEVマスクM2に対応した電力スペクトル密度分布特性Sy(f)の揺らぎ信号列を発生させるためのフィルタの伝達関数として、

 $H(f) = (1+jf/f2)/[1+Abs(f/f1)]^{1/2}$ を用いて近似しているが、この伝達関数の絶対値の平方 $|H(f)|^2$ は、図12に示すように、理想の電力スペクトル密度分布特性Sy(f)に対して、その折れ曲がり部分と上限周波数部分で誤差が発生し、この誤差によって、クロック信号CK1のTDEV特性M2'は、図13のように規定のTDEVマスクM2に対して $\tau1$ 、 $\tau2$ および τ が0に近い部分で誤差が生じる。


[0095]

この誤差は補正関数を用いて補正することができる。

この補正関数W(f)としては、例えば図14に示すように、f1に近い周波数f1'を中心とする帯域B1で増大しその周波数f1'でピーク(A1)となり、f2に近い周波数f2'を中心とする帯域B2で減少しその周波数f2'でボトム(A2)となり、上限周波数(10Hz)に近い周波数f3'を中心とする帯域B3で増大しその周波数f3'でピーク(A3)となり、他の部分では一定となる特性の関数を用いる。

[0096]

このような特性の補正関数W(f)の一般式は、次のように表される。



[0097]

[0098]

したがって、インパルス応答演算手段26において、前記した伝達関数H(f)のインパルス応答h(t)と、この補正関数W(f)のインパルス応答w(t)および窓関数g(t)とを用いて、

 $h'(t) = \{h(t) * w(t)\} \cdot g(t)$

の演算を行ってタップ係数を求め、このタップ係数を用いて畳込み演算を行うようにすれば、図16に示すように、クロック信号CK1のTDEV特性M2″を、規定のTDEVマスクM2にさらに近似させることができ、より確度の高い測定が可能となる。

[0099]

また、前記説明では、白色雑音信号n(k)とタップ係数h(t_O+rT)とをメモリ27、50から読み出して畳込み演算を行う場合について説明したが、前記したように、雑音発生手段25として擬似ランダム信号を逆順に発生できるものを用いることにより前記メモリ50を用いることなく畳込み演算が行え、また、この逆順が可能な雑音発生手段25を用いるとともに、インパルス応答演算手段2-6がタップ係数を指定した順に算出するように構成しておけば、メモリ27、50を用いることなく畳込み演算が行え、メモリを大幅に節約でき、装置のハードウエア構成を簡素化できる。

[0100]

ここで、擬似ランダム信号を正順と逆順で発生する雑音発生手段25は、正順 の生成多項式に対する相反多項式を用いることで実現できる。

[0101]

以下、この原理を擬似ランダム信号の符号周期が短いもので説明する。 例えば正順の生成多項式 p (x)が次式、

$$p(x) = x^4 + x + 1$$

とすると、その相反多項式q(x)は次式のようになる。

$$q(x) = x^4 p(x^{-1})$$

= $x^{4-4} + x^{4-1} + x^4$
= $x^4 + x^3 + 1$

[0103]

この生成多項式p(x)と相反多項式q(x)を用いた雑音発生手段25の例を図17に示す。

[0104]

この雑音発生手段 25 は、 4 段のシフトレジスタ 25 a と、シフトレジスタ 25 a の 3 段目(x^{-1})と 4 段目(x^{-0})の出力の排他的論理和をとる正順用の E XOR回路 25 b と、シフトレジスタ 25 a の 1 段目(x^{-3})と 4 段目(x^{-0})の出力の排他的論理和をとる逆順用の E XOR回路 25 d と、 E XOR回路 25 a と E XOR回路 25 d の出力を選択的に 1 段目に戻すスイッチ 25 e とによって構成されており、図示しない制御回路によってスイッチ 25 e の切り換えとクロック信号 E C K 25 の入力がなされる。

[0105]

この雑音発生手段25において、初期値として全段に1を設定してからスイッチ25eを正順側に接続してクロック信号CK4′を入力したときには、図18の(a)に示すようにシフトレジスタ25aの内部状態が状態1~状態15まで遷移して再び状態1に戻るという動作が繰り返される。

[0106]

また、初期値として全段に1を設定してからスイッチ25eを逆順側に接続して、クロック信号CK4'を入力したときには、図18の(b)に示すようにシフトレジスタ25aの内部状態が状態1~状態15まで遷移して再び状態1に戻るという動作が繰り返される。

[0107]

ここで、正順の場合の状態1から状態15までの1段目の出力データは、

[100010011010111]

の順に変化し、逆順の場合の状態1~状態15までの1段目の出力データは、

[101011001000111]

の順に変化する。

[0108]

この1段目同士の出力データを比較すると、正順の出力データは、逆順の出力 データの第13ビット目から第1ビット目まで戻り、第15ビット目、第14ビット目に移った場合と一致する。

[0109]

即ち、正順の場合の1段目のデータが、図19の(a)に示すように、

 $d 1 \rightarrow d 2 \rightarrow d 3 \rightarrow \cdots \rightarrow d 1 3 \rightarrow d 1 4 \rightarrow d 1 5 \rightarrow d 1 \rightarrow \cdots$

と繰り返すのに対し、逆順の場合の1段目のデータは、図19の(b)に示すように、

 $d13 \rightarrow d12 \rightarrow d11 \rightarrow \cdots \rightarrow d1 \rightarrow d15 \rightarrow d14 \rightarrow d13 \rightarrow \cdots$ と繰り返す。

[0110]

したがって、スイッチ25eを正順側に接続してクロックCK4'を入力したときの1段目の出力データ列に対して、スイッチ25eを逆順側に接続してクロックCK4'を入力したときの1段目の出力データ列は、逆の順に出力されることになる。

____(0_1_1_1)___

ただし、図20の状態対応図に示すように、逆順の場合のシフトレジスタ25 aの状態変化は、正順のときの逆になっていないので、データを正順で出力していた状態からスイッチ25eを逆順側に単純に切り換えただけでは、データの連続性を維持することはできない。

[0112]

このデータの連続性を維持するためには、図19のデータの位置関係と、図2 0の状態対応情報とを用いてシフトレジスタ25aの状態を設定する必要がある



例えば、正順で状態 4 までシフトして E X O R 回路 2 5 b からデータ d 5 を出力している状態から、d 4 \rightarrow d 3 \rightarrow d 2 \rightarrow \cdots の順にデータを逆順に出力する場合について考えると、逆順で E X O R 回路 2 5 d からデータ d 5 が出力されるのは逆順の状態 8 のときであるから、この状態 8 より一つ進んだ状態 9 から逆順でデータを出力すれば、d 4 \rightarrow d 3 \rightarrow d 2 \rightarrow \cdots の順にデータを出力することができる

[0114]

ここで、正順の状態4から逆順の状態9に移行する方法は2通りある。その一つは、逆順の状態9が正順の状態8と等しいことを利用するもので、図18で実線の矢印で示しているように、正順のままでクロック信号CK4'を与えて状態4から状態8まで進めて(この際雑音発生手段25から出力されるデータをd5のままに保持しておく)、逆順の状態9にしてからスイッチ25eを逆順側に切り換える方法である。

[0115]

また、もう一つの方法は、正順の状態4が逆順の状態12と等しいことを利用するもので、図18で一点鎖線の矢印で示しているように、正順の状態4からスイッチ25eを逆順側に切り換え、クロック信号CK4'を与えて逆順の状態12から状態9まで進める(この際雑音発生手段25から出力されるデータをd5のままに保持しておく)方法である。

[0116]

このように、スイッチ25eの切り換えとクロック信号CK'の供給を制御することで、正順の任意の状態から逆順にデータを出力することができ、また、詳述しないが、前記方法と逆の制御わ行うことにより、逆順の任意の状態から正順にデータを出力することもできる。

[0117]

上記説明は理解しやすいように符号周期が短い場合で説明したが、上記した相 反多項式を利用した正逆自在の雑音発生手段25は、符号周期が長いものについ ても全く同様に構成できる。 [0118]

例えば、正順の生成多項式 p (x)が次式、

$$p(x) = x^{96} + x^{7} + x^{6} + x^{4} + x^{3} + x^{2} + 1$$

の場合、その相反多項式q(x)は次式のようになる。

[0119]

$$g(x) = x^{96}p(x^{-1})$$

$$= 1 + x^{96-7} + x^{96-6} + x^{96-4} + x^{96-3} + x^{96-7} + x^{96-6}$$

$$2 + x^{96}$$

$$= x^{96} + x^{94} + x^{93} + x^{92} + x^{90} + x^{89} + 1$$

[0120]


この生成多項式 p (x)と相反多項式 q (x)とを用いた擬似ランダム信号発生回路を図 2 1 に示す。

[0121]

この擬似ランダム信号発生回路は、96段のシフトレジスタ25aと、シフトレジスタ25aの最終段から数えて1段目(x^0)、 $3\sim5$ 段目($x^2\sim x^4$)、7段目(x^6)および8段目(x^7)の出力の排他的論理和をとる正順用のEXOR回路25bと、最終段から数えて1段目(x^0)、90段目(x^{89})、91段目(x^{90})および $93\sim95$ 段目($x^{92}\sim x^{94}$)の出力の排他的論理和をとる逆順用のEXOR回路25dと、EXOR回路25bとEXOR回路25dの出力を選択的に初段に戻すスイッチ25eとによって構成されており、前記同様に図示しない制御回路によってスイッチ25eの切り換えとクロック信号CK47の供給制御がなされる。

[0122]

この図21の回路においても、前記の符号周期の短い場合と同様に、スイッチ25eを正順側に接続してクロックCK4'を入力したときの出力データ列に対して、スイッチ25eを逆順側に接続してクロックCK4'を入力したときの出力データ列は逆の順に出力され、スイッチ25eの切り換えとクロック信号CK'の供給を前記同様にデータの位置関係と状態対応図に基づいて制御することで、正順(または逆順)の任意の状態から逆順(または正順)に連続したデータを



[0123]

なお、上記説明では、シフトレジスタ25aの初段の出力について説明したが、他の段の出力についても正順と逆順の関係が得られるので、任意の段からデータを出力してもよい。ただし、異なる2つ以上の段から出力される並列データについては上記関係が成立しないので、上記した正逆自在の擬似ランダム信号発生回路は、図7に示したように、複数mの擬似ランダム信号発生回路から1ビットずつデータを出力してmビット並列の白色雑音信号を出力する雑音発生手段25の各擬似ランダム信号発生回路に適用される。

[0124]


このように、雑音発生手段25として白色雑音信号n(k)を逆順に発生できるものを用いれば、k番目の白色雑音信号n(k)を生成した後に、それより前のN-1個の雑音信号n(k-1)~n(k-N+1)までを順番に発生することができ、前記メモリ50を用いないでも前記畳込み演算

[-0-1-2-5-]

また、この雑音信号の出力に合わせて、インパルス応答演算手段 26 がタップ係数を $h(t_0) \sim h[t_0 + (N-1)T]$ の順に算出すれば、メモリ 27 も不要となり、1 組の積和演算回路で前記畳込み演算を行うことができる。

[0126]

また、前記したように、浮動小数点のアンダーフローによる誤差を防止するために畳込み演算を前記第1の方法、即ち、tが正の範囲の積和演算とtが負の範囲の積和演算とをそれぞれ独立に0から遠い方から順番に行う場合には、例えば先に逆順動作で雑音信号n(k) $\sim n$ (k-N/2+1)までを発生してy_(



[0127]

この場合でも、この雑音信号列の出力に合わせて、インパルス応答演算手段 2 6 が、タップ係数をh(t $_0$) \sim h $[t_0+(N/2-1)$ T)の順および $[t_0+(N-1)$ T) \sim h $[t_0+(N/2)$ T)の順に算出すれば、メモリ 2 7 も不要となり、 1 組の積和演算回路で前記畳込み演算を行うことができる。

[0128]

なお、前記説明では、規定のTDEV特性として図24の(b)のTDEVマスクM2のような特性のワンダを有するクロック信号を発生する場合について説明したが、これは本発明を限定するものでない。

[0129]

例えば、図24の(a)のTDEVマスクM1のような特性のワンダを有する クロック信号を発生する場合には、このTDEVマスクM1の特性情報、そのマ スクに対応する電力スペクトル密度分布、伝達関数H(f)、補正関数W(f) を用いて前記同様のフィルタリング処理を行えばよい。

[0130]

また、TDE Vマスクは、上記したものだけでなく、折れ曲がり部が3箇所以上あるものや、傾きが異なるものがあるが、これらのマスクについても、前記同様に、そのマスクに対応する電力スペクトル密度分布、伝達関数日(f)、補正関数W(f)を用いて前記同様のフィルタリング処理を行えばよい。

[0131]

また、前記ワンダ発生装置21では、揺らぎ信号y(k)を直接加算器29に入力していたが、図22に示すワンダ発生装置21'のように、揺らぎ信号列発生部24から出力された揺らぎ信号y(k)と、レベル設定手段32によって設定された設定値Bとを乗算器33で乗算し、その乗算結果y(k)'を加算器29に出力するように構成して、揺らぎ信号のレベルを可変できるようにしてもよい。



このように、実施形態のワンダ発生装置 2 1 は、所望のタイムデビエーション特性の特性情報に基づいて、そのタイムデビエーション特性に対応する周波数変動の電力スペクトル密度分布特性を有する揺らぎ信号列y(k)を発生し、この揺らぎ信号列y(k)と出力するクロック信号の中心周波数を決めるデータYOとを加算器 2 9 で加算し、その加算結果に対応した周波数の信号をDDS 3 0 から出力させ、このDDS 3 0 の出力信号を波形整形してクロック信号 CK 1 を出力するようにしている。

[0133]

このため、所望のタイムデビエーション特性を満足するワンダを有するクロック信号CK1を容易に発生することができる。

[0134]


また、揺らぎ信号列発生部24を、擬似ランダム信号に基づいて白色雑音信号を発生する雑音発生手段25と、特性情報設定手段22によって設定された特性情報に基づいて、雑音発生手段25から出力された白色雑音信号の電力スペクトル密度分布を、所望のタイムデビエーション特性に対応した周波数変動の電力スペクトル密度分布特性Sy(f)に近似させるための伝達関数のインパルス応答を演算するインパルス応答演算手段26と、インパルス応答演算手段26の演算結果と雑音発生手段25から出力される白色雑音信号との畳込み演算を行い、電力スペクトル密度分布特性Sy(f)を有する揺らぎ信号列y(k)を発生する畳込み演算手段28とによって構成している。

[0135]

このようにディジタル的に揺らぎ信号列y(k)を生成しているので、所望の タイムデビエーション特性を満足するワンダを有するクロック信号CK1を精度 よく発生することができる。

[0136]

また、インパルス応答演算手段26が、周波数変動の電力スペクトル密度分布 特性Sy(f)と伝達関数との誤差分に対応する補正関数W(f)によってイン パルス応答を補正しているものでは、所望のタイムデビエーション特性を満足す



[0137]

また、畳込み演算手段28が、インパルス応答の演算結果の絶対値が小さい方の積和演算を優先的に行うようにしたものでは、浮動小数点演算の際の誤差を少なくすることができ、所望のタイムデビエーション特性を満足するワンダを有するクロック信号CK1をさらに精度よく発生することができる。

[0138]

また、インパルス応答演算手段26が、雑音発生手段25から白色雑音信号が 出力される毎にインパルス応答の演算を毎回行うように構成され、畳込み演算手 至28が、インパルス応答演算手段26によって毎回算出される演算結果を用い て畳込み演算を行うようにしたものでは、メモリを節約でき、装置のハードウェ ア構成を簡素化できる。

[0139]

また、雑音発生手段25が、それぞれ異なる初期位相でM系列の擬似ランダム符号を発生する複数(m)組の擬似ランダム信号発生手段を有し、各擬似ランダム信号発生手段の所定段の出力をまとめてmビット並列の白色雑音信号として出力するように構成されたものでは、その白色雑音信号を理想の白色雑音に極めて近いものにすることができ、所望のタイムデビエーション特性を満足するワンダを有するクロック信号をさらに精度よく発生することができる。

[0140]

前記実施形態のワンダ発生装置21の揺らぎ信号列発生部24は、所望のタイムデビエーション特性に対応した周波数変動の電力スペクトル密度分布特性Sy(f)に相当する伝達関数のインパルス応答を演算し、この演算結果と白色雑音信号との畳込み演算を行うことで、電力スペクトル密度分布特性Sy(f)を有する揺らぎ信号列y(k)を発生していたが、この揺らぎ信号列発生部24の代わりに、図23に示す揺らぎ信号列発生部24′を用いることもできる。

[0141]

この揺らぎ信号列発生部24′は、前記した雑音発生手段25と、データ振分

手段51と、重み付け手段54と、合成手段56とによって構成され、所望のTDEV特性に対応した周波数変動の電力スペクトル密度分布特性Sy(f)の周波数範囲を複数の帯域に分割して、雑音発生手段25から出力される白色雑音信号をデータ振分手段51によって各帯域に応じたレートで振り分け、重み付け手段54によって各帯域毎の電力スペクトル密度に対応した重み付けをし、合成手段56によって合成することで、電力スペクトル密度分布特性Sy(f)を有する揺らぎ信号列y(k)を生成している。

[0142]

ここで、TDEVマスクM2に対応した電力スペクトル密度分布特性Sy(f)の周波数範囲を複数の帯域に分ける場合について説明する。

[0143]

この特性Sy(f)は0.01Hz以下で一定であり、0.01Hz~10Hzの範囲で1/fまたはfに比例して変化するので、0.01Hz~10Hzをカバーする範囲に各帯域の境界がくるようにし、また各帯域の幅が2倍ずつ大きくなるように分割する。

[0144]

例えば、最も高い境界周波数 f c 1 を 1 6 H z とすると、高い方から 2 番目の境界周波数 f c 2 が 8 H z 、 3 番目の境界周波数 f c 3 が 4 H z となり、同様にして、1 1 番目の境界周波数 f c 1 1 は 1 / 6 4 H z 、 1 2 番目の境界周波数 f c 1 2 は 1 / 1 2 8 H z (0.0078 H z)となり、1 2 個の境界周波数 f c 1 ~ f - c - 1 2 で 1 3 個の帯域に分ければよい。

[0145]

そこで、雑音発生手段25からは最高の境界周波数fc1の2倍(32Hz)のレートで白色雑音信号n(k)を発生させ、データ振分手段51は、この白色雑音信号n(k)を上記各帯域の周波数に応じてレートが1/2ずつ低くなるように13の信号経路に振り分ける。

[0146]

データ振分手段 5 1 は、例えば図 2 4 に示すように、入力信号の立ち下がりで出力が立ち上がる直列に接続された 1 3 個の 1 / 2 分周器 5 2 1 \sim 5 1 1 3 2 $<math>\sim$

各 1/2 分周器 $52_1 \sim 52_{13}$ の分周出力の立ち上がりで雑音信号 n(k) を ラッチする 13 個のラッチ回路 $53_1 \sim 53_{13}$ とで構成されており、雑音信号 n(k) と同期したクロック信号 CKn が初段の 1/2 分周器 52_1 に入力される。

[0147]

したがって、雑音発生手段25から、例えば図25の(a)のクロック信号C Knに同期した雑音信号n(k)がn(1)、n(2)、…の順に出力されると、図25の(c)のようにクロック信号CKnの立ち下がりで立ち上がる1/2 分周信号がラッチ回路53 $_1$ に入力されるため、ラッチ回路53 $_1$ からは図25の(d)のように、奇数番目の雑音信号n1 $_1$ (n(1)、n(3)、n(5)、…、n(1+2i)、…)がクロック信号CKnの1/2のレート(16Hz)で出力される。

[0148]

また、ラッチ回路 53_2 には、図 250 (e) のように、1/2 分周信号の立ち下がりに同期して立ち上がる 1/4 分周信号が入力されるため、ラッチ回路 53_2 からは、図 250 (f) のように n (2) から n (6) 、n (10) 、n (2+4 n) 、n (6) 、n (10) 、n (10) 、n (2+4 n) で出力される。

[0149]

また、ラッチ回路 53_3 には、図 2500(g)のように、1/4 分周信号の立ち下がりに同期して立ち上がる 1/8 分周信号が入力されるため、ラッチ回路 53_3 からは、図 2500(h)のように n (4)から 8 個間隔の雑音信号 n3 n (4)、n (12)、n (20)、n (20)、n (4) n (12)、n (20)、n (20)、n (20)。n (4) n (12) n (20) n (20) n (20) n (4) n (4) n (4) n (4) n (5) n (6) n (6) n (6) n (6) n (7) n (8) n (9) n (9) n (9) n (9) n (10) n (10) n (10) n (10) n (10) n (11) n (12) n (12) n (13) n (14) n (15) n (15) n (15) n (16) n (17) n (17) n (17) n (18) n (18) n (19) n

[0150]

以下同様に、各ラッチ回路 $53_4\sim53_{13}$ からは、雑音発生手段 25 から出力された雑音信号について、16 個間隔、32 個間隔、 \dots 、 2^{13} 個間隔の雑音信号1/2 のレートでそれぞれ出力されることになる。

[0151]

この各レートの雑音信号n $1\sim n$ 1 3 は、図2 4 に示しているように、重み付け手段5 4 0 1 3 個の乗算器5 5 1 \sim 5 5 1 3 に入力され、それぞれ重み付けの係数 σ $1\sim \sigma$ 1 3 が乗算される。

[0152]

[0153]

ここで、例えば、特性情報設定手段23は、図26のように最も低い帯域(1 / 128 H z 以下)のスペクトルのレベルに対応した係数 σ_{13} を基準値1とし、他の重み付け係数 $\sigma_{1}\sim\sigma_{12}$ を電力スペクトル密度分布特性 S y (f) に合わせて以下のように設定する。

[0154]
$$\sigma_{12}^{2} = 1$$

$$\sigma_{11}^{2} = 1/2$$

$$\sigma_{10}^{2} = 1/4$$

$$\sigma_{9}^{2} = 1/8$$

$$\sigma_{8}^{2} = 1/16$$

$$\sigma_{7}^{2} = 1/8$$

$$\sigma_{6}^{2} = 1/4$$

$$\sigma_{5}^{2} = 1/2$$


$$\sigma_{4}^{2} = 1$$

$$\sigma_{3}^{2} = 2$$

$$\sigma_{2}^{2} = 4$$

$$\sigma_{1}^{2} = 8$$
[0155]

このようにして重み付けされた雑音信号n1'~n13'は合成手段56に入力される。合成手段56は、図27に示すようにカスケード接続された12個の



[0156]

各サブバンド合成器 5 7 ₁ ~ 5 7 ₁₂ は、カットオフ周波数 f c が等しいハイパスフィルタとローパスフィルタ(ともにディジタルフィルタ)の出力を合成して出力するものである。

[0157]

各サブバンド合成器 $57_1 \sim 57_{12}$ のカットオフ周波数は、前記電力スペクトル密度分布特性 Sy (f) の周波数範囲を分割する境界周波数 $fc1 \sim fc1$ 2に一致している。

[0158]

この合成手段 5 6 は、図 2 8 に示すように各雑音信号 n 1 '~ n 1 3 'を合成する。

[0159]

[0160]

以下同様に、各レートの重み付けされた雑音信号がレートの低い方から合成され、サブバンド合成器 57₁からは前記周波数変動の電力スペクトル密度分布特性 Sy(f)に沿った特性の揺らぎ信号列y(k)が得られ、この揺らぎ信号列y(k)を、前記同様に加算器 29に入力して中心周波数を決めるデータY₀と加算して、その加算結果u(k)をDDS30に入力することで、前記TDEVマスクM2のクロック信号を発生することができる。

[0161]

図30の特性Mは、上記した揺らぎ雑音発生部24′を用いて生成したクロック信号のTDEV特性であり、TDEVマスクM2に極めて近似した特性が得ら



[0162]

なお、ここではTDE VマスクM 2 に対応した電力スペクトル密度分布特性 S y (f) の揺らぎ信号を発生する場合について説明したが、この揺らぎ信号発生部 2 4'では、分割帯域や重み付けの係数を任意に設定することで、任意の電力スペクトル密度分布の揺らぎ信号列を発生できる。

[0163]

[0164]

この場合、各サブバンド分波器 $58_1 \sim 58_{12}$ のカットオフ周波数は、サブバンド合成器 $57_1 \sim 57_{12}$ のカットオフ周波数と同一に設定する。

[0165]

このように、電力スペクトル密度分布特性Sy(f)の周波数範囲を複数に分割する帯域の周波数に応じたレートで雑音信号を並列に出力して、各帯域毎の電力スペクトル密度に応じた重み付けを行って合成することで揺らぎ信号列を発生するものでは、任意の電力スペクトル密度分布特性の揺らぎ信号を発生することができ、インパルス応答の演算が困難な複雑なTDEVマスク特性のクロック信号を容易に発生することができる。

[0166]

なお、この場合も雑音発生手段25として、前記したように、それぞれ異なる 初期位相でM系列の擬似ランダム符号を発生する複数(m)組の擬似ランダム信 号発生手段を有し、各擬似ランダム信号発生手段の所定段の出力をまとめてmビット並列の白色雑音信号として出力するように構成されたものを用いることで、 その白色雑音信号を理想の白色雑音に極めて近いものにすることができ、所望の タイムデビエーション特性を満足するワンダを有するクロック信号をさらに精度 よく発生することができる。

[0167]

また、実施形態のディジタル回線試験装置 2 0 は、規定のタイムデビエーション特性を満足するワンダを有するクロック信号 C K 1 を発生するためのワンダ発生装置 2 1 から出力されたクロック信号 C K 1 に同期したディジタル信号を試験対象のディジタル回線 1 に送出する送信部 4 0 と、試験対象のディジタル回線から折り返されたディジタル信号を受信するとともに、この受信したディジタル信号のクロック信号を再生する受信部 4 1 と、受信部 4 1 が受信したディジタル信号の誤り測定を行う誤り測定部 4 2 と、受信部 4 1 によって再生されたクロック信号 C K 1 のタイムデビエーション特性を測定するタイムデビエーション測定部 4 3 と、表示装置 4 7 に表示するとともに、タイムデビエーション特性と対比できるように表示装置 4 7 に表示する表示制御手段 4 6 とを備えている。

[0168]

このため、試験対象のディジタル回線1のワンダに関する評価を容易に且つ効率的に行うことができ、また、ディジタル回線1によるワンダの変化を表示画面上で容易に比較できる。

[0169]

―また、実施形態のディジタル回線試験装置20は、ワンダー発生装置21が前記したように構成されているので、所望のタイムデビエーション特性を満足するワンダを有するクロック信号CK1に同期したディジタル信号を試験対象のディジタル回線1に送出することができ、ディジタル回線1の評価を正しく行うことができ、また、装置を小型化できる。

[0170]

【発明の効果】

以上説明したように、本発明の請求項1のワンダ発生装置は、設定された所望 のタイムデビエーション特性の特性情報に基づいて、そのタイムデビエーション 特性に対応する電力スペクトル密度分布特性を有する揺らぎ信号列を発生し、この揺らぎ信号列と出力するクロック信号の中心周波数を決めるデータとを加算し、その加算結果に対応した周波数の信号をダイレクトディジタルシンセサイザから出力させ、このダイレクトディジタルシンセサイザの出力信号を波形整形してクロック信号を出力するようにしている。

[0171]

このため、所望のタイムデビエーション特性を満足するワンダを有するクロック信号を容易に発生することができる。

[0172]

また、本発明の請求項2のワンダ発生装置は、揺らぎ信号列発生部を、擬似ランダム信号に基づいて白色雑音信号を発生する雑音発生手段と、特性情報設定手段によって設定された特性情報に基づいて、雑音発生手段から出力された白色雑音信号の電力スペクトル密度分布を、所望のタイムデビエーション特性に対応した周波数変動の電力スペクトル密度分布に近似させるための伝達関数のインパルス応答を演算するインパルス応答演算手段と、インパルス応答演算手段の演算結果と雑音発生手段から出力される雑白色雑音信号との畳込み演算を行い、周波数変動の電力スペクトル密度分布特性を有する揺らぎ信号列を発生する畳込み演算手段とによって構成している。


[0173]

このようにディジタル的に揺らぎ信号列を生成しているので、所望のタイムデ ビエーション特性を満足するワンダを有するクロック信号を精度よく発生することができる。

[0174]

また、本発明の請求項3のワンダ発生装置は、インパルス応答演算手段が、周 波数変動の電力スペクトル密度分布特性と伝達関数との誤差分に対応する補正関 数によってインパルス応答を補正しているので、所望のタイムデビエーション特 性を満足するワンダを有するクロック信号をさらに精度よく発生することができ る。

[0175]



[0176]

また、本発明の請求項5のワンダ発生装置は、インパルス応答演算手段が、雑<u>音発生手段から白色雑音信号が出力される毎にインパルス応答の演算を毎回行う</u>ように構成され、畳込み演算手段が、インパルス応答演算手段によって毎回算出される演算結果を用いて畳込み演算を行うようにしているので、メモリを節約でき、装置のハードウエア構成を簡素化できる。

[0177]

また、本発明の請求項6のワンダ発生装置は、揺らぎ信号列発生部が、所望のタイムデビエーション特性に対応した電力スペクトル密度分布特性Sy(f)の周波数範囲を複数に分割する帯域の周波数に応じたレートで雑音信号を並列に出力して、各帯域毎の電力スペクトル密度に応じた重み付けを行って合成することで揺らぎ信号列を発生している。

[0178]

このため、任意の電力スペクトル密度分布特性の揺らぎ信号を発生することができ、インパルス応答の演算が困難な複雑なTDEVマスク特性のクロック信号を容易に発生することができる。

[0179]

また、本発明の請求項7のワンダ発生装置は、雑音発生手段が、それぞれ異なる初期位相でM系列の擬似ランダム符号を発生する複数(m)組の擬似ランダム信号発生手段の所定段の出力をまとめてm ビット並列の白色雑音信号として出力するように構成されているので、その白色 雑音信号を理想の白色雑音に極めて近いものにすることができ、所望のタイムデビエーション特性を満足するワンダを有するクロック信号をさらに精度よく発生することができる。

[0180]

また、本発明の請求項8のディジタル回線試験装置は、規定のタイムデビエー

ション特性を満足するワンダを有するクロック信号を発生するためのワンダ発生 装置と、ワンダ発生装置から出力されたクロック信号に同期したディジタル信号 を試験対象のディジタル回線に送出する送信部と、試験対象のディジタル回線から折り返されたディジタル信号を受信するとともに、この受信したディジタル信号のカロック信号を再生する受信部と、受信部が受信したディジタル信号の誤り 測定を行う誤り測定部と、受信部によって再生されたクロック信号のタイムデビエーション特性を測定するタイムデビエーション測定部と、表示装置と、誤り測定部の測定結果を表示装置に表示するとともに、タイムデビエーション測定部で 測定されたタイムデビエーション特性を規定のタイムデビエーション特性と対比できるように表示装置に表示する表示制御手段とを備えている。

[0181]

このため、試験対象のディジタル回線のワンダについの評価を容易に且つ効率 的に行うことができ、また、ディジタル回線によるワンダの変化を表示画面上で 容易に比較できる。

[0182]

また、請求項9のディジタル回線試験装置は、ワンダー発生装置が、前記請求項1または請求項2または請求項3または請求項4または請求項5または請求項6または請求項7記載のワンダ発生装置であるため、所望のタイムデビエーション特性を満足するワンダを有するクロック信号に同期したディジタル信号を試験対象の回線に送出することができ、回線の評価を正しく行うことができ、また、装置を小型化できる。

【図面の簡単な説明】

【図1】

本発明の実施の形態の全体構成を示すブロック図

【図2】

実施形態の要部の構成を示すブロック図

【図3】

本発明の原理を説明するための電力スペクトル密度分布特性

【図4】

本発明の原理を説明するための相対電力スペクトル密度分布特性

【図5】

実施形態の要部の構成を示すブロック図

【図6】

実施形態の要部の回路図

【図7】

実施形態の要部の回路図

【図8】

インパルス応答を示す図

【図9】

実施形態の要部回路図

【図10】

実施形態の要部の動作を説明するための図

【図11】

実施形態の測定結果を示す図

【図12】

電力スペクトル密度分布と伝達関数と差を示す図

【図13】

規定のTDEV特性と実際のTDEV特性の差を示す図

【図14】

補正関数を示す図

【図15】

電力スペクトル密度分布と補正後の伝達関数と差を示す図

【図16】

規定のTDEV特性と補正後のTDEV特性の差を示す図

【図17】

正逆可能な擬似ランダム発生回路の回路図

【図18】

正逆可能な擬似ランダム発生回路の状態遷移図

【図19】

正逆可能な擬似ランダム発生回路の所定ビット目の出力の変化を示す図

【図20】

正逆可能な擬似ランダム発生回路の正順と逆順の状態対応図

【図21】

正逆可能な擬似ランダム発生回路の回路図

【図22】

ワンダ発生装置の変形例を示す図

【図23】

揺らぎ信号列発生部の変形例を示す図

【図24】

図23の要部の構成を示すブロック図

【図25】

図23の要部の動作を説明するためのタイミング図

【図26】

図23の要部の動作を説明するための図

【図27】

図23の要部の構成を示すブロック図

【図28】

図23の要部の動作を説明するための図

【図29】

規定のTDEV特性と実際のTDEV特性の差を示す図

【図30】

図23の要部の他の構成を示すブロック図

【図31】

従来のワンダ発生装置の構成を示すブロック図

【図32】

規定のTDEV特性例を示す図

【符号の説明】




- 20 ディジタル回線試験装置
- 21 ワンダ発生装置
- 22 中心周波数設定手段
- 23 特性情報設定手段
- 24、24′ 揺らぎ信号列発生部
- 25 雑音発生手段
- 26 インパルス応答演算手段
- 27 メモリ
- 28 畳込み演算手段
- 29 加算器
- 30 DDS
- 30a 加算器
- 30b ラッチ回路
- 30c 波形メモリ
- 30d D/A変換器
- 31 クロック信号出力回路
- 31a 帯域通過フィルタ
- 31b コンパレータ
- 40 送信部
- 4_1___受信部__
- 42 誤り測定部
- 43 TDEV測定部
- 44 TIE検出部
- 45 TDEV演算部
- 46 表示制御手段
- 47 表示装置
- 50 メモリ
- 51 データ振分手段

- 521~5213 1/2分周器
- 53₁~53₁₃ ラッチ回路
- 54 重み付け手段
- 551~5513 乗算器
- 56 合成手段
- <u>57₁~57₁ サブバンド合成器</u>
- $58_1 \sim 58_1$ サブバンド分波器




図面


【図1】




【図2】




【図3】




【図4】




【図5】













【図8】






【図9】












【図11】














【図14】














【図17】



【図18】









【図20】

1		
	状 態 対応	
	正順	逆順
	2	2
	3	8
	4	12
	5	13
	6	10
	7	11
	8	9
	9	14
	10	7
	11.	3
	12	4
	13	5
	14	6
	15	15


【図21】




【図22】



【図23】




【図24】






	(15) (16) (17)	3) n(IS)		n (14)		r(12)	
•	(8) (9) (10) (11) (12) (13) (14	9) n(11) n(13)		U(10)			
	(5) (6) (7) (8) (7) (8) (10) (10)	n(5) n(7) n(9)		n (6)	CKn/8	n(4)	
** ** **	(1) (2) (3) (4) (5) (CKn/2	n (3) (1) n	D2) (CKn/4	n (2)	n3,		
Ö	G G	(F)	ê	f)	Ĝ	A	

【図26】




【図27】







【図28】













【図31】





【図32】



sec

71

τ2

IT-

【書類名】


要約書

【要約】

【課題】 任意のTDEVマスクを満足するクロック信号を容易に且つ精度良く 発生させる。

【解決手段】 ワンダ発生装置21の揺らぎ信号列発生部24は、特性情報設定 手段23によって設定された所望のタイムデビエーション特性の特性情報に基づ いて、そのタイムデビエーション特性に対応する電力スペクトル密度分布特性を 有する揺らぎ信号列を発生し、中心周波数設定手段22によって設定された中心 周波数のデータとこの揺らぎ信号列とを加算器29で加算し、その加算結果に対 応した周波数の信号をDDS30から出力させ、このDDS30の出力信号をク ロック信号出力回路31によって波形整形してクロック信号を出力するようにし ている。

【選択図】 図5





特許出願の番号

特願2000-006642

受付番号

50000030571

書類名

特許願

担当官

第三担当上席

0092

作成日

平成12年 1月17日

<認定情報・付加情報>

【提出日】

平成12年 1月14日

出願人履歴情報

識別番号

[000000572]

1. 変更年月日 1990年 8月29日

[変更理由] 新規登録

住 所 東京都港区南麻布5丁目10番27号

氏 名 アンリツ株式会社